#### MANUFACTURE OF SEMICONDUCTOR DEVICE AND THIN-FILM TRANSISTOR

JP7066415 Patent number: Publication date: 1995-03-10

YOSHIOKA TATSUO: KAWAMURA TETSUYA: Inventor:

FURUTA MAMORU: MIYATA YUTAKA

Applicant:

MATSUSHITA ELECTRIC IND CO LTD

Classification:

H01L21/265; H01L21/20; H01L21/324; H01L21/336: - international: H01L29/78: H01L29/786: H01L21/02: H01L29/66:

(IPC1-7): H01L29/786; H01L21/265; H01L21/268;

H01L21/324: H01L21/336

- european: H01L21/20D2: H01L21/336D2B Application number: JP19930208024 19930823

Priority number(s): .IP19930208024 19930823


Report a data error he

Also published as:

EP0641018 (A

### Abstract of JP7066415

PURPOSE:To provide a thin-film transistor that uses uniform polycrystalline silicon film of good property formed by melting hydrogenated amorphous silicon. CONSTITUTION:A hydrogenated amorphous silicon semiconductor layer 3 of thickness between 500Angstrom and 1500Angstrom is formed in a specified shape on a transparent substrate 1, and irradiated with laser light. A polycrystalline silicon layer 4 is formed by melting the layer 3. After a gate insulating film 6 and a gate electrode 7 are formed, and impurities are implanted, an interlayer insulating film is deposited. After that, holes for leading out the electrodes are formed, hydrogen plasma treatment is performed, and source and drain electrodes are formed.



Data supplied from the esp@cenet database - Worldwide

## (19)日本国特許庁 (JP)

# (12)公開特許公報 (A)

## (11)特許出願公開番号

# 特開平7-66415

(43) 公開日 平成7年(1995) 3月10日

最終百に続く


(51) Int. Cl. 6	識別記号		F I					
HO1L 29/786								
21/336								
21/265								
		9056-4M	H01L	29/78	:	311	Y	
				21/265			H	
		審查請求	未請求	請求	項の数7	OL	(全6頁)	最終頁に続く
(21)出顧番号	<b>特願平5-208024</b>		(71)出願人		0000058	21		
			松下		松下電器	電器産業株式会社		
(22) 出顧日	平成5年(1993)8			大阪府門	真市大	字門真1006都	<b>卧</b> 地	
			(72) 発	明者	吉岡 道	差男		
					大阪府門	]真市大	字門真1006都	路地 松下電器
					産業株式	会社内		
			(72) 発	明者	川村 哲	地		
			1		大阪府門	真市大	字門真1006番	幹地 松下電器
					産業株式	(会社内		
			(72) 発	明者	古田 守	F		
			1		大阪府門	真市大	字門真1006番	路地 松下電器
					産業株式	会社内		
			(74) ft	理人	弁理士	松田	正道	

## (54) 【発明の名称】半導体装置の製造方法及び薄膜トランジスタ

## (57)【要約】

駅)を溶離結晶化して形成した多結晶シリコン薄膜を用いた薄膜トランジスタに関して、高い均一性と良好な特性を可能とする製造方法を提供することを目的とする。 【構成】透光性基板1に、膜厚が500分より厚くかつ1500分より薄い水素化アモルファスシリコン半導体 33を所定の形状に形成し、レーザー光を照りは溶離結晶化により多結晶シリコン半導体層 4とする。次にゲート総縁膜6、ゲート電極7を形成し不純物8を注入した後、層間絶縁膜11と維持する。その後電極取り出し用の穴を形成し、水素プラズマ処理を行い、ソース・ドレイン電機を形成する。

【目的】半導体兼職(水素化アモルファスシリコン薄





#### 【特許請求の範囲】

【請求項1】 誘光性基板上に、膜厚が500Åより厚く 1500人より薄い半導体薄膜を所定の形状に形成する 第1の工程と、前記半導体薄膜にレーザー光を照射する 第2の工程と、前記透光性基板上と半導体薄膜に絶縁性 薬膜aを堆積する第3の工程と、前記絶縁性薄膜a上に 電極 a を所定の形状に形成する第4の工程と、前記絶縁 性薄膜 a 越しに前記半導体薄膜中へ不純物を注入する第 5の工程と、そのようにして出来た前記基板上に絶縁性 護膜 b を堆積する第6の工程と、前記絶縁性薄膜 a、 b 10 の所定の位置に穴を形成する第7の工程と、前記絶縁性 薄膜 b 上に所定の形状に電極 b を形成する第8の工程と を小なくとも有することを特徴とする半導体装置の製造 方法。

【請求項2】第1の工程で形成する半導体薄膜は、シラ ン (SiH<sub>4</sub>)、ジシラン (Si<sub>2</sub>H<sub>4</sub>) 等の主原料ガ ス、もしくは前記主原料ガスと水素ガスを混合した混合 ガスを、プラズマ分解、熱分解または光分解のうち何れ かの方法を用いて600℃以下の基板温度で堆積するこ とを特徴とする請求項1に記載の半導体装置の製造方 法。

【請求項3】第2の工程の前に前紀半導体薄膜を300 ℃以上で大気中、真空中、窒素雰囲気中または水素雰囲 気中のうち何れかの状態で加熱処理を行うことを特徴と する請求項1に記載の半導体装置の製造方法。

【請求項4】第6の工程以降で、基板温度を300℃以 上450℃以下として水素プラズマ処理を行う工程を有 することを特徴とする請求項1に記載の半導体装置の製 造方法。

【請求項5】半準体層に注入する不純物が、熾及び燐と 30 水素の化合物かポロン及びポロンと水素の化合物の何れ かであり、不純物注入後に基板温度を300℃以上とす る熱工程を有することを特徴とする請求項1に記載の半 導体装置の製造方法。

【請求項6】熱工程が、薄膜堆積工程であることを特徴 とする請求項5に記載の半導体薄膜の製造方法。

【請求項7】ガラス基板上に、水素化アモルファスシリ コン薬際もしくは微結晶シリコン薬膜を500人より厚 く1500Åより薄く堆積後所定の形状に形成する第1 の工程と、真空中もしくは窒素雰囲気中で350℃以上 40 450℃以下で熱処理を行う第2の工程と、前記熱処理 後に前記水素化アモルファスシリコン薄膜もしくは微結 品シリコン薄膜をエキシマレーザー光の照射により溶験 結晶化し多結晶シリコン薄膜にする第3の工程と、前記 ガラス基板上と多結晶シリコン薄膜にゲート絶縁膜とし TSiO,、SiN,もしくはSiN,/SiO,を堆積す る第4の工程と、前記ゲート絶縁膜上にゲート電極とし てCr、Al、TiもしくはTa等を堆積し所定の形状 に形成する第5の工程と、前記ゲート電極をマスクとし

物を注入する第6の工程と、前記ゲート絶縁膜及びゲー ト電板上に層間絶縁膜としてSiO、 SiN.もしく はSiN. / SiO, を300℃以上の基板温度で堆積す る第7の工程と、前記ゲート絶縁膜及び層間絶縁膜の所 定の位置にコンタクト用の穴を形成する第8の工程と、 前記コンタク用の穴を形成後に基板を300℃以上に加 熱し水素プラズマに曝す処理を行う第9の工程と、前記 層間絶縁聯上に取り出し電極としてA1/Ti、A1、 Ti、CrもしくはTa等を堆積後所定の形状に形成す る第10の工程を経て製造されたことを特徴とする薄膜 トランジスタ。

9

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は、透光性基板上に薄膜ト ランジスタ (以下TFTと称する) を形成する半導体装 識の製造方法とその製造方法により作製したTFTに関 する.

#### [0002]

【従来の技術】多結晶シリコンを半導体層に用いたTF 20 Tにおいて、多結晶シリコンの形成には、石英等の基板 O FIG. P - C.V.D. (Low Pressure-Chemical Vapor De position: 低圧化学気相堆積) 法等により600℃以上 の温度で直接多結晶シリコン薄膜を堆積する方法、水素 化アモルファスシリコン薄膜や微結晶シリコン薄膜等を 600℃以上の温度で固相成長させ多結晶シリコンを形 成させる方法、また水素化アモルファスシリコン薄膜や 微結晶シリコン薄膜等をレーザー光等のエネルギー源を 用いて溶融多結晶化して多結晶シリコン薄膜を形成する 方法等がある。

#### [0003]

【発明が解決しようとする課題】しかしながら上記従来 の直接基板上に多結晶シリコン薄膜を堆積する方法や水 素化アモルファスシリコン薄膜等を固相成長により多結 晶シリコン薄膜を形成する方法で多結晶シリコンTFT を作製する場合、基板を最低でも600℃程度に加熱す る必要があり、TFTに用いる基板が限定されてしまう 等の課題を有していた。

【0004】また、レーザー光等のエネルギー源による 溶融多結晶化を用いた多結晶シリコン薄膜の形成方法で は、結晶性や薄膜の均一性を確保することが課題であ り、安定した特性を示すTFTの作製に課題を有してい た。

【0005】本発明は上記従来の課題を解決するもの で、TFTに用いる基板が限定されず、また、結晶性や 薄膜の均一性が確保された半導体装置の製造方法とその 製造方法を用いたTFTを提供することを目的とする。 [0006]

【課題を解決するための手段】本発明では、透光性基板 上に、膜厚が500Åより厚く1500Åより薄い半導 てゲート絶縁膜越しに前記多結晶シリコン薄膜中へ不純 50 体薄膜を所定の形状に形成する第1の工程と、前記半導

体殖際にレーザー光を照射する第2の工程と、前記透光 性基板 Fと半導体藻膜に絶縁性藻膜 a を堆積する第3の 工程と、前記絶縁性薄膜a上に電極aを所定の形状に形 成する第4の工程と、前記絶縁性薄膜a越しに前記半導 体薄膜中へ不純物を注入する第5の工程と、そのように して出来た前記基板上に絶縁性薄膜 b を堆積する第6の 工程と、前記絶縁性薄膜a、bの所定の位置に穴を形成 する第7の工程と、前記絶縁性薄膜 b 上に所定の形状に 震極りを形成する第8の工程とを少なくとも有する半導 体装置の製造方法である。

## [0007]

【作用】上記のように、レーザー光を照射して多結晶シ リコン薄膜を形成することにより、低温(<600℃) で多結晶シリコン薄膜を形成できるため基板の選択範囲 が広がる。

【0008】また、溶融結晶化する水素化アモルファス シリコン薄膜等の膜厚が500Åより厚く1500Åよ り薄いので、その後のレーザー光照射による溶融結晶化 で形成された多結晶シリコン薄膜を用いたTFTに於 て、照射時のレーザーエネルギー密度に対して良好なト 20 ランジスタ特性を示す領域の移動度と閾値電圧に安定な 領域を有する。

#### [0009]

【実施例】以下、本発明の実施例について、図面を参照 しながら説明する。

【0010】図1、図2は本発明の一実施例における半 導体装置の製造方法を示す工程断面図である。図1(a) に示すように、透光性基板 1 の上にプラズマCVD法等 により水素化アモルファスシリコン薄膜を膜厚1000 A前後で堆積した後、所定の形状にエッチングし、水素 30 化アモルファスシリコン半導体層3を形成する。透光性 基板1にはガラス基板等を用いる。また、半導体層3に は微結晶シリコン薄膜や多結晶薄膜を用いてもよい。こ こで形成した半導体層3を0.1~数10Torrの窒 素雰囲気中で基板温度:350℃~450℃、処理時 間:30~180分間加熱処理を行い半導体層3内に含 まれる水素原子もしくは水素分子を脱離させる。これは 次工程のレーザー光照射による溶融結晶化時の水素の急 激な脱離による突沸を防止するために予め緩やかに水素 の脱離を行うものである。ただし、半導体層3の堆積時 40 の水素含有量が~5atomic%以下であればこの様な加熱 処理を除くことも可能である。また加熱処理は真空中、 大気中で行ってもよい。

【0011】次に同図(b)に示すように、エキシマレー ザー (例えばXeCl、 KrF等) 光5を透光性基板 上に照射して、水素化アモルファスシリコン半導体層3 を多結晶シリコン半導体層4にする。この時のレーザー エネルギー密度は200~600nJ/cm<sup>2</sup>の範囲とする。 【0012】次に同図(c) に示すように透光性基板上に ゲート絶縁膜6としてSiO,を常圧CVD装置で10 50 コンTFTのレーザー・エネルギー密度と移動度 Mobi

0Å~5000Å程度堆積する。この時ゲート絶縁膜6 としてはSiO,単層以外に、SiO,を2層、SiN, を単層、SiO,とSiN,の2層などが考えられる。ま た、堆積方法としては他にLP-CVD装置、プラズマ CVD装置、光CVD装置、ECR-SP装置やECR プラズマCVD装置等が考えられる。

【0013】次に同図(d)に示すように、ゲート電極7 としてCr(クロム)を500Å~4000Å程度堆積 し、所定の形状にエッチングする。この時電極材料して 10 はA1、多結晶シリコン、Ta、Ti等を用いてもよ

W. 【0014】次に図2(e)に示すように、水素希釈した B, H, もしくはPH, をプラズマにより分解、活性化さ せ、さらには電界により加速して不純物を注入する非質 量分離型のドーピング方法を用いてゲート絶縁膜6越し に半導体層4中に不純物の注入を行いソース・ドレイン 領域9を形成する。その際ゲート電極7とゲート絶縁膜

6がマスクとなってチャネル領域10は不純物の注入が 生じないためセルフアラインでソース・ドレイン領域9 の形成が行える。

【0015】次に同図(f)に示すように、基板上に層間 絶縁膜11としてSiO, を常圧CVD装置で100Å ~5000A程度堆積する。この時層間絶繰膜11とし てはSiO,単層以外に、SiO,を2層、SiN,を単 層、SiOtとSiNtの2層などが考えられる。また、 **堆積方法としては他にLP-CVD装置、プラズマCV** 

D装置、光CVD装置、ECR-SP装置やECR-プ

ラズマCVD装置等が考えられる。堆積時の基板温度と しては450℃以下とする。さらに堆積時の基板温度を 400℃前後とすると、不純物注入後の活性化も同時に 行うことが可能であり、活性化工程の簡略化が図れる。 【0016】次に同図(g) に示すように、ゲート絶縁膜 7及び層間絶縁膜11の所定の位置に電極取り出し用の 穴を形成する。さらに、この穴を形成後に基板温度:3 00℃~400℃として水素プラズマ雰囲気の中に基板

を離す処理を10分~240分間行う。この処理によ り、溶融結晶化された多結晶シリコン薄膜の粒界に存在 するダングリングボンドを水素原子でターミネートし、 電気特性の向上を図る。また、この水素プラズマ処理は 層間絶縁膜堆積後に行ってもよい。さらに、この水素プ ラズマ処理を行った後の工程では、基板温度を350℃ 以下で各処理を行うものとする。これは基板温度を35 0℃よりも高くすることで、ターミネートした水素原子

の再脱離を防止するためである。 【0017】次に同図(h)に示すように、ソース・ドレ イン電極12を所定の形状に形成する。

【0018】図3は、水素化アモルファスシリコン薄膜 を500Å、1000Å、1500Åとなるようにプラ ズマCVD装置で堆積して作製したp-ch多結晶シリ

(4)

lity)、閾値電圧(Vt)の関係を示す。ドレイン電圧 その時の作製条件を(表1)に示す。 は12V、W/Lは48μm/12μmである。またト ランジスタの作製方法は、図1、図2に示すとうりで、

[0019] 【表1】

丁程 処理条件 基板温度: 270℃ 水雾化アモルファスシリコン薄膜 膜厚 : 500A 1 0 0 0 A 1 5 0 0 A 水素脱離机理 基板温度: 400℃ 処理時間: 90分 XeClレーザー 溶融結晶化 ゲート絶縁膜: SiO2 基板温度: 420℃ 膜厚 : 2000A ゲート質様: Cェ 膜厚 : 2000A 不純物ドーピング: B2H6/H2 加速電圧: 60kV ドーズ量: 5×10<sup>15</sup>/cm<sup>2</sup> (非質量分離ドーピング法) 基板温度: 420℃ 層間絶縁膜: SiO。 膊匠 : 2000A 水素添加処理 基板温度: 300℃ 処理時間: 90分 (水素プラズマによる) 膜厚Ti: 1000A 取り出し質極: A1/Ti 膜厚A1:5000A (ソース・ドレイン)

[0020] 図3に示すように、水素化アモルファスシ リコン薄膜の隙厚が1000Åと1500Åのものでは Mobilityのピーク付近でレーザー・エネルギー密度に依 存しない安定領域が存在する。また、1500AではMo bilityがピーク付近に達するレーザー・エネルギー密度 が500mJ/cm<sup>7</sup>以上と高いため結晶化効率が悪 い。そこで、水素化アモルファスシリコン薄膜の膜厚を

により、トランジスタ特性の安定した領域を有し、また 結晶化効率も良好な多結晶シリコンTFTを作製するこ とができる。

[0021] 【発明の効果】以上述べたところから明らかなように、

本発明は、 (1)半導体薄膜(水素化アモルファスシリコン薄膜等)

500人より大きく1500人より小さい値にすること 50 をレーザー光により溶融結晶化して多結晶シリコンを形

10

成することにより、低温(<600℃)プロセスが可能 となり、基板選択の幅が広がる。

(2)溶融結晶化する半導体薄膜(水素化アモルファスシ リコン等)の膜厚を500Åより厚く1500Åより薄 くすることにより、作製したトランジスタ特性の安定性

及び均一性が向上する。

(3)また、半導体層に注入した不純物の活性化を薄膜堆 積時の基板加熱で行う場合には、活性化の工程の簡略化 が図れる。

【0022】という長所を有する。

【図面の簡単な説明】

【図1】本発明の一実施例における半導体装置の製造方法を示す一部の工程断面図である。

【図2】本発明の上記実施例における半導体装置の製造 方法を示す残りの工程断面図である。


[XI]

【図3】本発明の一実施例により作製した多結晶シリコ ンTFTのトランジスタ特性である。


## 【符号の説明】


- 透光性基板
  SiO'
- SiO'
  水素化アモルファスシリコン半導体層
- 4 多結晶シリコン半導体層
- 5 レーザー光
- 6 ゲート絶縁膜
- 7 ゲート電極
- 8 不純物
- 9 ソース・ドレイン領域
- 10 チャネル領域 11 層間絶縁膜
- 12 ソース・ドレイン電極

[図2]









#### フロントページの続き

(51) Int. C1.4 識別記号 庁内整理番号 FI

HO1L 21/268 21/324

z

技術表示箇所

(72)発明者 宮田 豊

大阪府門真市大字門真1006番地 松下電器

産業株式会社内